Implementazione di algoritmi della catena di trasmissione / ricezione a livello fisico su architettura riconfigurabile

L’argomento principale su cui si basa la tesi è l’implementazione di algoritmi di uno standard di trasmissione dati sul processore riconfigurabile XiRisc, seguito da una valutazione a confronto delle realizzazioni su diverse tecnologie: ASIC, FPGA, software. Gli algoritmi valutati sono quelli relativi allo standard di trasmissione dati wireless WiMax, che è stato scelto in quanto ratificato da poco tempo e quindi privo di implementazioni disponibili su larga scala. Per tale motivo l’analisi dei risultati, successivamente ottenuti con l’accelerazione degli algoritmi sul processore, sono di certa utilità per supportare le scelte per produzioni commerciali.
WiMax è una tecnologia di rete di area metropolitana (MAN) senza fili che fornirà un'estensione wireless alle connessioni via cavo e xDSL per l'accesso in banda larga del cosiddetto ultimo miglio.
Il processore riconfigurabile XiRisc, realizzato dalla STMicroelectronics, è stato sviluppato presso il centro di ricerca ARCES dell’Università di Bologna. Il Politecnico di Torino ha realizzato il compilatore per lo Xirisc (basato su gcc/gdb) usato in questo studio per la compilazione del codice. L’architettura hardware di XiRisc è basata sulle tradizionali unità funzionali tipiche dei processori RISC, a cui sono stati aggiunti alcuni operatori tipici dell’elaborazione dei segnali presenti nei DSP e un dispositivo riconfigurabile che si inserisce nello stadio di execute del processore.
La tesi si concentra sugli algoritmi ad elevata complessità computazionale dello standard WiMax, che richiedono notevoli risorse di calcolo e di potenza elettrica e si prestano particolarmente all'accelerazione hardware.
In particolare modo vengono analizzati gli algoritmi DES (Data Encryption Standard) e AES (Advanced Encryption Standard) utilizzati per la cifratura dei dati da trasmettere.
Per poter effettuare un confronto significativo di prestazioni, in mancanza del codice sorgente utilizzato in altre analisi di implementazioni hardware su FPGA o processori riconfigurabili, sono state usate realizzazioni open-source. Parte del lavoro è stato speso nell’adattamento dei codici alle specifiche richieste dal WiMax e successivamente ad una loro ottimizzazione in termini di cicli di clock spesi nella esecuzione delle funzioni.
Il passo successivo è stato la traduzione delle porzioni di codice in funzioni hardware (dette PGAop) in modo da permettere un’accelerazione della loro esecuzione rispetto alla sola realizzazione software. Questo passaggio è stato effettuato cercando di ottenere le migliori prestazioni dalle caratteristiche del dispositivo hardware di XiRisc.
I risultati raggiunti evidenziano come l’algoritmo DES, nella sua variante CBC (Cipher Block Chaining) utilizzata per questo lavoro, tragga vantaggio dalla presenza del processore riconfigurabile. L’implementazione dell’algoritmo AES, nella versione CCM (Counter with CBC-MAC), ha avuto vantaggi limitati in quanto la porzione di codice che consuma le maggiori risorse in termini di cicli di clock non è sintetizzabile nel dispositivo hardware perché richiede maggiori risorse di quelle disponibili.
Le prestazioni ottenute sono state confrontate con pubblicazioni di studi effettuati su processori, FPGA e ASIC, che hanno descritto caratteristiche di throughput, potenza e area occupata. I dati, normalizzati alla tecnologia con cui è stato realizzato lo XiRisc, aiutano a identificare i migliori trade-off tra costo e prestazioni ed a decidere quando sia opportuno usare architetture riconfigurabili. Il lavoro di questa tesi, in conclusione, può essere utilizzato come base di partenza per delle future decisioni di realizzazione dei circuiti per gli algoritmi di WiMax e simili, al fine di ottimizzare le prestazioni di throughput, potenza dissipata ed area di silicio.