Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Misure preliminari di efficienza di programmazione e ciclatura con impulsi di tensione ultracorti in array di flash nand

Implementato per la prima volta al mondo una nuova metodologia di programmazione su chip di produzione in tecnologia nand a 90 nm.

Mostra/Nascondi contenuto.
Introduzione INTRODUZIONE La presente tesi di laurea si colloca all'interno di un'attività di ricerca sugli ossidi di tunnel utilizzati nelle memorie Flash, svolta dal Dipartimento di Ingegneria Elettronica dell'Università "La Sapienza" di Roma in collaborazione con la Micron Technology Italia di Avezzano (AQ). In particolare, in questo lavoro l'attenzione si focalizza sulla caratterizzazione di un array flash in tecnologia NAND rispetto ad una programmazione per piccoli impulsi, tale da aumentare l'affidabilità e la ritenzione del dato delle celle di memoria. L'aspetto cruciale per l'affidabilità è rappresentato dalla perdita di carica dal floating gate attraverso l'ossido. Tale conduzione avviene tramite i difetti indotti nell'ossido dallo stress elettrico intrinseco al funzionamento stesso della memoria. La degradazione degli ossidi sottili rappresenta, in questo senso, la prima causa di fallimento nel funzionamento della singola cella. Comprendere la natura dei meccanismi che portano alla degradazione del SiO 2 è, quindi, fondamentale al fine di realizzare nuove generazioni di memorie non volatili che garantiscano alte prestazioni e al contempo, affidabilità in termini di mantenimento delle specifiche sulla ritenzione del dato e sul numero di cicli di programmazione-cancellazione. Al diminuire dello spessore degli ossidi, sulla spinta di una richiesta di integrazione sempre maggiore, corrisponde una crescita dei campi elettrici la quale, a sua volta, è all'origine dell'innesco dei processi di degradazione. Nei dispositivi ciò si traduce in disturbi considerevoli in termini di prestazioni e di durata, identificabili in variazioni della tensione di soglia (V T ), aumento delle correnti sotto soglia, comparsa della SILC (stress induced leakage current), cioè di un aumento considerevole della corrente di perdita, ed, eventualmente, rottura prematura dell'ossido. D'altra parte, poiché nelle memorie non volatili le operazioni di programmazione-cancellazione si basino sul trasferimento di carica attraverso l'ossido tra il substrato e il gate sovrastante (floating gate) in 5

Tesi di Laurea

Facoltà: Ingegneria

Autore: Domenico Ferrara Contatta »

Composta da 128 pagine.

 

Questa tesi ha raggiunto 416 click dal 12/10/2007.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.