Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Valutazione della robustezza alle radiazioni di circuiti realizzati in dispositivi logici riconfigurabili mediante emulazione di guasto

Il presente lavoro di tesi si colloca nell’ambito delle attività dell’Istituto di Astrofisica Spaziale e Fisica Cosmica (IASF) di Milano riguardanti la progettazione e lo sviluppo di sistemi elettronici riconfigurabili per applicazioni aerospaziali. Nel contesto dei dispositivi elettronici e per questo tipo di applicazioni critiche, si rende necessario considerare gli aspetti legati alla sensibilità alle radiazioni ionizzanti. Queste ultime, infatti, possono provocare varie tipologie di guasto, i cui effetti vengono generalmente suddivisi in due categorie principali: da accumulo di carica (TID - Total Ionizing Dose) e da evento singolo (SEE - Single Event Effect). L’obiettivo del mio lavoro di tesi è stato quello di indagare e valutare l’affidabilità di alcune tecniche di ridondanza modulare per la mitigazione di guasti. In particolare ho analizzato nel dettaglio la relazione che sussiste fra la sezione d’urto di SEU (Single Event Upset, una sottoclasse di SEE) nel circuito protetto e il posizionamento della logica in un dispositivo FPGA, utilizzando un emulatore di guasti da radiazione ionizzanti, chiamato FLIPPER. Questo apparato per l’emulazione di guasti è stato sviluppato dallo IASF nell’ambito di un progetto finanziato dall’Agenzia Spaziale Europea (ESA - European Space Agency), per valutare l’affidabilità dei circuiti realizzati in dispositivi riconfigurabili utilizzati in ambito spaziale. I dispositivi FPGA, in particolare quelli basati su tecnologia SRAM, sono circuiti integrati progettati per essere configurati dall’utilizzatore finale, secondo le proprie esigenze. L’architettura di base di un dispositivo FPGA prevede una matrice di blocchi a funzione logica programmabile, un insieme di blocchi configurabili di ingresso/uscita ed una rete di interconnessione fra i vari blocchi. Questo tipo di architettura permette di implementare sia circuiti combinatori che sequenziali, immagazzinando le informazioni che definiscono le funzionalità del circuito all'interno della memoria SRAM di configurazione che può essere aggiornata e riconfigurata durante il funzionamento un numero potenzialmente infinito di volte. Per i dispositivi che saranno utilizzati in un ambiente radioattivo si impiegano materiali particolari e vengono adottati accorgimenti nella produzione del chip e del suo package, ovvero l’involucro con cui viene protetto il circuito integrato. Tali accorgimenti limitano il verificarsi degli effetti da TID dovuti all’accumulo di cariche parassite, ma sono generalmente inefficaci riguardo ai SEE. In particolare, i dispositivi SRAM FPGA sono suscettibili ai SEU e agli MBU (Multiple Bit Upset), ovvero quella tipologia di guasto che, nelle memorie di questo tipo, causa la commutazione del valore logico immagazzinato in una o più celle. Questo guasto viene chiamato bit-flip ed è causato dal passaggio di particelle ionizzanti attraverso le zone sensibili di una cella SRAM. Radiazioni di questo tipo sono in grado, durante il cammino attraverso il dispositivo, di generare una extra-corrente di intensità tale da alterare il contenuto delle celle. Eventi di questo tipo nella memoria di configurazione possono dar luogo a numerose conseguenze, che vanno dalla semplice alterazione di una funzione logica alla totale perdita delle funzionalità del dispositivo. Per questi motivi l’utilizzo dei dispositivi SRAM FPGA in ambito aerospaziale richiede l’adozione di una adeguata strategia in fase di progetto, volta a minimizzare i potenziali effetti dannosi causati da questo tipo di guasto, sia utilizzando tecniche di tolleranza ai guasti che incrementando la robustezza globale del circuito alle radiazioni ionizzanti.

Mostra/Nascondi contenuto.
Capitolo 1 Introduzione Il presente lavoro di tesi si colloca nell'ambito delle attività dell'Istituto di Astrofisica Spaziale e Fisica Cosmica (IASF) di Milano riguardanti la pro- gettazione e lo sviluppo di sistemi elettronici riconfigurabili per applicazioni aerospaziali. Nel contesto dei dispositivi elettronici e per questo tipo di ap- plicazioni critiche, si rende necessario considerare gli aspetti legati alla sen- sibilità alle radiazioni ionizzanti. Queste ultime, infatti, possono provocare varie tipologie di guasto, i cui effetti vengono generalmente suddivisi in due categorie principali: da accumulo di carica (TID - Total Ionizing Dose) e da evento singolo (SEE - Single Event Effect). L'obiettivo del mio lavoro di tesi è stato quello di indagare e valutare l'affid- abilità di alcune tecniche di ridondanza modulare per la mitigazione di guasti. In particolare ho analizzato nel dettaglio la relazione che sussiste fra la sezione d'urto di SEU (Single Event Upset, una sottoclasse di SEE) nel circuito pro- tetto e il posizionamento della logica in un dispositivo FPGA, utilizzando un emulatore di guasti da radiazione ionizzanti, chiamato FLIPPER. Questo apparato per l'emulazione di guasti è stato sviluppato dallo IASF nell'am- bito di un progetto finanziato dall'Agenzia Spaziale Europea (ESA - European Space Agency), per valutare l'affidabilità dei circuiti realizzati in dispositivi 1

Tesi di Laurea

Facoltà: Scienze Matematiche, Fisiche e Naturali

Autore: Alessio Gravina Contatta »

Composta da 105 pagine.

 

Questa tesi ha raggiunto 365 click dal 10/11/2010.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.