Circuito per il calcolo dell'istogramma di gradienti orientati su FPGA

1 Introduzione Il riconoscimento dei pedoni veloce e affidabile rappresenta una sfida ancora aperta nonostante gli interessanti risultati che si stanno ottenendo. Sono incoraggianti inoltre gli sviluppi delle piattaforme hardware che si occupano di svolgere elaborazioni in maniera simile a quella software ma con evidenti risparmi in termini di consumi è quasi sempre più veloci. La maggiore velocità di tali dispostivi non è data dalla frequenza di clock ma dal processamento in parallelo delle informazioni. Questa tesi si occupa di unire questi due campi implementando su un dispositivo FPGA una sezione del riconoscimento dei pedoni tramite l’algoritmo degli istogrammi ai gradienti orientati. Questa tecnica, sviluppata nel 2005, permette di ottenere degli ottimi risultati in termini di riconoscimento e dei buoni tempi di elaborazione che ci consentono l’impiego in dispositivi che lavorano in tempo reale. Nel primo capitolo verrà trattato in maniera generale cos’è l’elaborazione delle immagini e a che finalità è usato il riconoscimento dei pedoni tramite questa elaborazione di immagini. Nel secondo capitolo si entrerà nel dettaglio dell’algoritmo degli istogrammi ai gradienti orientati mostrandone i procedimenti e le scelte da compiere considerando i risultati ottenuti in precedenza. Nel terzo capitolo verrà esplicato cosa sono le schede FPGA, come funzionano e il perché del loro successo industriale. Nel quarto capitolo si entrerà nel vivo della parte pratica della tesi in quanto si parlerà delle scelte hardware e software per la progettazione di tale lavoro. Nel quinto ed ultimo capitolo verrà descritto il circuito che effettuerà il calcolo e verranno trattate tutte le scelte prese affinché il circuito avesse delle buone prestazioni e dei ridotti consumi di potenza.