Progetto di un Time to Digital Converter per sintetizzatori digitali di frequenza

Per dimensionare correttamente il blocco di ritardo occorre prendere in considerazione diversi fattori ugualmente importanti per una progettazione realistica del circuito integrato. Per soddisfare i requisiti imposti occorre avere un tuning range del blocco di ritardo che varia tra 40ps ÷ 60ps e un minstep, ossia un ritardo minimo attribuito a ciascuna capacità, nell’ordine di qualche picosecondo. Caratteristica essenziale da tenere in considerazione è inoltre la potenza assorbita dal circuito, di cui bisogna garantire il corretto funzionamento entro il range di temperatura dell’elettronica civile e in base alla variazione dei precess corner relativi ai componenti circuitali.
I process corner permettono di rendere il più possibile realistica la simulazione del circuito realizzato, modificando le caratteristiche di velocità dei singoli componenti. Nella realizzazione fisica del circuito, infatti, non è possibile definire con estrema precisione la grandezza dei transistor, con il rischio di avere dimensione diversa da quella nominale, portando ad un malfunzionamento del circuito che pregiudicherebbe la correttezza dei risultati.
I process corner utilizzati nelle nostre simulazioni sono stati 3:
- SSA componenti più lenti rispetto alla velocità nominale;
- TYP caratteristiche nominali dei componenti;
- FFA componenti più veloci rispetto alla velocità nominale.
Il circuito dovrà quindi funzionare in modo corretto qualsiasi sia il process corner utilizzato.Per le simulazioni realizzate si è preso in considerazione anche il fatto che la tensione d’alimentazione non sia esattamente costante, ma possa variare del +/- 10% rispetto al valore nominale, impostato a V DD = 1.2 [V].
Con il valore più basso della tensione d’alimentazione, pari al valore di

V DD min = 1.2 - (0.1 X 1,2) = 1,08 [V ]

il generatore produce una corrente massima minore rispetto ad un generatore di tensione avente il valore pari a DD V e quindi aumenta il tempo per la carica/scarica dei condensatori del blocco di ritardo e le varie capacità parassite dei transistor; di conseguenza il ritardo minimo sarà maggiore rispetto alle condizioni tipiche e la larghezza dell’intervallo, pur rimanendo pressoché costante, traslerà verso valori più elevati. Nel caso in cui si abbia invece il valore massimo di tensione, ovvero

VDDMAX = 1.2 + (0.1 X1,2) = 1,32 [V]

la corrente massima assumerà un valore più elevato rispetto alla corrente prodotta da un generatore di tensione di valore DD V e il ritardo massimo sarà minore di quello prodotto in condizioni tipiche, pur rimanendo immutato l’intervallo del ritardo producibile. Come detto in precedenza la resistenza è data dai tue inverter chiamati INV1
e INV2 mostrati in figura 3.11, mentre il blocco capacitivo è formato dal parallelo di 30 I-MOS (15 a canale p e 15 a canale n) collegati in modo tale da formare 4 gruppi comandati ciascuno da un bit per la selezione del valore della capacità.