Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione di microprocessori asincroni per l'elaborazione numerica dei segnali

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

21 Fig 1.3 sincronia dei blocchi in un sistema sincrono e in un sistema asincrono La mancata conoscenza dello stato globale rende difficile la gestione delle comunicazioni tra unità condivise e la gestione delle risorse comuni a ciascuna unità (Bus dati, Bus indirizzi). Il passaggio di informazioni, fra un unità e l’altra mediante un bus di comunicazione, si scompone logicamente in due sotto operazioni: scrittura del bus e lettura del bus. In una architettura sincrona la conoscenza esatta dello stato dell’unità scrivente, del bus e dell’unità ricevente, risolve l’intera operazione con l’invio, dopo un numero finito di quanti temporali (colpi di clock), dell’opportuno controllo rispettivamente ai driver (dell’unità scrivente) e ai multiplexer (dell’unità ricevente). Il clock quantizzando il tempo pone le basi per la conoscenza dello stato futuro della macchina garantendo, nei limiti della buona progettazione, il corretto fluire dei dati all’interno della pipe dell’architettura. Dall’altro fronte, per garantire una corretta comunicazione, un corretto utilizzo del bus, un coerente flusso dei dati nell’architettura asincrona, si dove cambiare completamente approccio al problema. L’introduzione del nuovo concetto di controllo deve garantire DATA PATH DATA PATH CONTROL PATH CLOCK DATA PATH DATA PATH Produttore Consumatore Stadi di pipe sincronizzati Sistema Sincrono: Il metronomo propaga la sincronia in tutto il sistema. Sistema Asincrono: La sincronia è legata al tempo di latenza del singolo stadio.

Anteprima della Tesi di Raul Ricci

Anteprima della tesi: Progettazione di microprocessori asincroni per l'elaborazione numerica dei segnali, Pagina 11

Tesi di Laurea

Facoltà: Ingegneria

Autore: Raul Ricci Contatta »

Composta da 196 pagine.

 

Questa tesi ha raggiunto 1239 click dal 04/01/2005.

 

Consultata integralmente 2 volte.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.