Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Scheda di acquisizione segnale video con DSP floating Point

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

Capitolo 2 Modulo di acquisizione video 2.5 MODALITA’ DI FUNZIONAMENTO Il sensore HDCS è controllato da un’interfaccia seriale che può configurare il sensore come un half-duplex UART slave oppure come Synchronous Serial slave. Quest’interfaccia seriale serve a scrivere nei registri di sistema del sensore, a stabilire le coordinate della finestra visualizzata, stabilire il tempo d’esposizione, il frame rate, il guadagno degli amplificatori PGA, la gestione di interrupt, la funzione dei pin di status e il formato dell’output. All’inizio delle operazioni è necessario un reset fornito tramite il pin nRST. Quando il pin IMODE è a 1 e il pin TCLK è a 0 l’interfaccia seriale è la half duplex UART inizializzata dal system reset alla velocità di 9600 baud che può essere incrementata agendo sui registri BRATE e BFRAC. Quando il pin IMODE è a 0 l’interfaccia seriale è la synchronous serial slave e il 7 bit di indirizzo del sensore sono 1010101. Il registro CONFIG stabilirà uno dei seguenti modi di funzionamento: 1) Normale: è il modo di default ed è usato per catturare immagini di alta qualità, il tempo d’esposizione è controllato internamente. 2) Accumulation: è il modo che permette di determinare facilmente il tempo di esposizione del singolo pixel. 3) Otturatore meccanico: usato per catturare immagini in corrispondenza di un segnale di trigger esterno come ad esempio un flash. Inoltre stabilirà se si dovrà acquisire le immagini in modo continuo (il bit CFC del registro CONFIG è 1) o se si desidera acquisire una singola immagine (il bit CFC del registro CONFIG è 0). Il bit RUN del registro CONTROL viene settato tutte le volte che si inizia un’operazione. Ogni pixel viene trasmesso attraverso un PGA (amplificatore a guadagno programmabile) permettendo di amplificare in modo diverso il rosso, il verde e il blu. L’architettura del sensore è suddivisa in due canali ciascuno dotato del proprio PGA la cui uscita va al convertitore A/D che converte il segnale analogico in 10 bit. - 15 -

Anteprima della Tesi di Andrea Santagati

Anteprima della tesi: Scheda di acquisizione segnale video con DSP floating Point, Pagina 15

Tesi di Laurea

Facoltà: Ingegneria

Autore: Andrea Santagati Contatta »

Composta da 114 pagine.

 

Questa tesi ha raggiunto 2048 click dal 20/03/2004.

 

Consultata integralmente 7 volte.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.