Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione di un moltiplicatore binario veloce a basso consumo di potenza

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

1.1. Introduzione Capitolo 1 1.1 Introduzione In questo capitolo presentiamo una panoramica delle tecniche di proget- tazione a basso consumo di potenza dei circuiti digitali CMOS, mettendo in risalto l’approccio metodologico secondo il quale le scelte di progettazione fatte ai diversi livelli di astrazione del sistema in esame, producono dei risul- tati diversi. Dal livello layout e tecnologico, salendo a quello di architettura e sistema, diventera´ chiaro che le scelte di progettazione avranno sempre mag- giore impatto sulla riduzione della potenza consumata. Questo, allora, sara´ i filo conduttore della implementazione del moltiplicatore binario che e`poi scopo di questa tesi. Figura 1.1: Flussi di corrente in un invertitore CMOS 1.2 Consumo di potenza nei circuiti CMOS Prima di mostrare le tecniche di progettazione low power, dobbiamo ve- dere qual’e` il meccanismo col quale i circuiti CMOS consumano la potenza 14

Anteprima della Tesi di Francesco Gallo

Anteprima della tesi: Progettazione di un moltiplicatore binario veloce a basso consumo di potenza, Pagina 5

Tesi di Laurea

Facoltà: Ingegneria

Autore: Francesco Gallo Contatta »

Composta da 106 pagine.

 

Questa tesi ha raggiunto 1450 click dal 20/03/2004.

 

Consultata integralmente una volta.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.