Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione di un moltiplicatore binario veloce a basso consumo di potenza

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

1.2. Consumo di potenza nei circuiti CMOS Capitolo 1 Figura 1.2: Potenza statica dissipata in un invertitore pseudo-NMOS allora, che adottando una logica non “a rapporto”, il contributo maggiore e` dovuto alla componente dinamica. 1.2.2 Dissipazione di potenza dinamica La componente dinamica della dissipazione di potenza e` strettamente legata al comportamento della struttura CMOS nella fase di transizione della tensione d’uscita, durante la quale si possono individuare due fenomeni. Il primo e` caratterizzato dall’instaurarsi di una corrente di corto circuito, intesa in senso dinamico, mentre il secondo dal continuo caricamento e scaricamento delle capacita´ parassite. La componente di cortocircuito e` dovuta al seguente comportamento: du- rante la fase di commutazione della tensione d’uscita tra i due valori di equi- librio, entrambi i transistor, l’NMOS e il PMOS sono in fase di conduzione, 16

Anteprima della Tesi di Francesco Gallo

Anteprima della tesi: Progettazione di un moltiplicatore binario veloce a basso consumo di potenza, Pagina 7

Tesi di Laurea

Facoltà: Ingegneria

Autore: Francesco Gallo Contatta »

Composta da 106 pagine.

 

Questa tesi ha raggiunto 1450 click dal 20/03/2004.

 

Consultata integralmente una volta.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.