Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione di un moltiplicatore binario veloce a basso consumo di potenza

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

1.2. Consumo di potenza nei circuiti CMOS Capitolo 1 e creano un percorso tra alimentazione e massa permettendo lo scorrimento della corrente di corto circuito (vedi Figura 1.1). Questo avviene per tensio- ni di gate tra V tn e V dd −|V tp |.Pi´u lentamente avviene questa transizione, maggiore sara´ il contributo di questo tipo di dissipazione alla potenza totale del circuito. Il contributo di questa forma di dissipazione e` nell’ordine del 10 - 15% di quella totale. La porzione piu´ consistente, quindi, della dissipazione dinamica e´dovuta alla componente capacitiva che , come gia´ detto, consiste nel caricamento e scaricamento delle capacita´ parassite della struttura CMOS, modellizzate con la capacita´ C all’uscita della porta(Figura 1.1). Per capire come il caricamento e scaricamento di C dia luogo a dissipa- zione, consideriamo il comportamento dell’invertitore in un ciclo completo in cui l’ingresso passi da V dd a zero, e successivamente da zero a V dd . Quando l’ingresso commuta da “alto” a “basso”, l’NMOS di pull-down e` interdetto, mentre il PMOS di pull-up e` attivo ed attraverso esso si carica la capacita´ C al valore V dd . Questo processo di carica sottrae all’alimentazione una energia pari a CV dd 2 . Esattamente meta´ di questa energia si dissipa sul dispositi- vo che ha fatto da tramite a questo trasferimento di energia, il PMOS, e meta´ viene immagazzinata nella capacita´. Quando poi l’ingresso torna da zero a V dd , l’energia immagazzinata nella capacita´ C si dissipa sull’NMOS di pull-down che si e` acceso per mandare nuovamente a zero la tensione d’usci- ta. Complessivamente, allora, nell’intero ciclo si e` dissipata una quantita´di energia pari a: P D = 1 2 CV dd 2 + 1 2 CV dd 2 = CV dd 2 Da queste considerazioni possiamo concludere che il consumo di potenza 17

Anteprima della Tesi di Francesco Gallo

Anteprima della tesi: Progettazione di un moltiplicatore binario veloce a basso consumo di potenza, Pagina 8

Tesi di Laurea

Facoltà: Ingegneria

Autore: Francesco Gallo Contatta »

Composta da 106 pagine.

 

Questa tesi ha raggiunto 1450 click dal 20/03/2004.

 

Consultata integralmente una volta.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.