Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione VLSI di un coprocessore matematico per sistemi embedded

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

Introduzione pag. III L’obbiettivo di questo lavoro di tesi e quello di realizzare un coprocessore matematico che lavori sui numeri in formato floating point (FPU) allo scopo di aumentare la potenza di calcolo del processore LEON, un processore realizzato in VHDL dall’Agenzia Spaziale Europea (oggi mantenuto dalla Gaisler Research, Svezia) che è disponibile in open source e può essere utilizzato per realizzare un core all’interno di sistemi embedded più complessi. Nel capitolo 1 viene brevemente descritto il processore LEON a cui verrà interfacciata la FPU da realizzare. Nel capitolo 2 vengono descritti i vari modi utilizzati per rappresentare i numeri nei sistemi di elaborazione dell’informazione e lo standard IEEE per la rappresentazione dei numeri in virgola mobile. Nel capitolo 3 viene trattata l’aritmetica in virgola mobile, in particolare sono studiate le operazioni base dell’aritmetica in virgola mobile e lo standard IEEE. Nel capitolo 4 viene realizzata la FPU. Dopo aver studiato le FPU presenti in letteratura vengono scelte le specifiche e l’architettura della FPU da realizzare. La FPU è stata realizzata usando il linguaggio VHDL per la descrizione dell’hardware e il flusso di progetto da esso conseguente. Vengono descritti e testati singolarmente tutti i blocchi della FPU, superata questa fase la FPU è stata sottoposta alla verifica del UCBTEST, un test che esamina il comportamento dei dispositivi che utilizzano l'aritmetica in virgola mobile con lo standard IEEE 754 sviluppato a Berkeley presso la University of California. Nel capitolo 5 viene descritta la sintesi della FPU e dell’interfaccia per connetterla al LEON. Nell’Appendice A è riportato tutto il codice VHDL che descrive la FPU. Nell’Appendice B è riportato il test bench eseguito sulla FPU ed i risultati dell’UCBTEST a cui è stata sottoposta.

Anteprima della Tesi di Giorgio Filippi

Anteprima della tesi: Progettazione VLSI di un coprocessore matematico per sistemi embedded, Pagina 3

Tesi di Laurea

Facoltà: Ingegneria

Autore: Giorgio Filippi Contatta »

Composta da 218 pagine.

 

Questa tesi ha raggiunto 1336 click dal 11/10/2004.

 

Consultata integralmente una volta.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.