Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione VLSI di un coprocessore matematico per sistemi embedded

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

Capitolo 1 : Il Microprocessore LEON pag. 4 AMBA AHB: interconette il processor core (integer unit e i controllori della cache) al controllore della memoria, all’APB bridge e ad eventuali altre unità a cui sono richieste alte prestazioni. Il processore è l’unico master sul bus mentre ci sono due slave: il controllore della memoria e l’APB bridge. L’AMBA AHB è in grado di connettere fino a 16 unità master e un numero elevato di unità slave. AMBA APB: interconette l’AMBA AHB con le unità periferiche attraverso l’APB bridge. Le unità periferiche connesse all’APB sono: il controllore delle interruzioni, il timer, 2 unità uart e la I/O port. L’APB bridge è connesso all’AHB come unità slave, mentre è l’unica unità master per l’AMBA APB bus. 1.3.a Bus AHB Permette di realizzare trasferimenti dati ad alta velocità e consente: • trasferimenti burst; • transizioni split; • handover tra i master presenti sul bus in un unico ciclo; • operazioni su un unico fronte di clock; • implementazione non tristate; • trasferimenti dati fino a 128 bit. Tipicamente il sistema AMBA AHB è costituito da: • AHB master: il master è capace di iniziare un’operazione di lettura o scrittura fornendo un indirizzo e informazioni di controllo. Ad ogni istante un solo master è abilitato ad utilizzare il bus. (figura 1.3) • AHB slave: lo slave risponde ad un’operazione di lettura o scrittura effettuata in un dato range nello spazio di indirizzamento. Segnala al master attivo il successo, il fallimento o un’operazione di attesa (waiting) del trasferimento dati richiesto.(figura 1.4).

Anteprima della Tesi di Giorgio Filippi

Anteprima della tesi: Progettazione VLSI di un coprocessore matematico per sistemi embedded, Pagina 8

Tesi di Laurea

Facoltà: Ingegneria

Autore: Giorgio Filippi Contatta »

Composta da 218 pagine.

 

Questa tesi ha raggiunto 1337 click dal 11/10/2004.

 

Consultata integralmente una volta.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.