Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Circuiti CMOS per l'analisi di segnali non stazionari

La tesi presenta studi architetturali e circuitali per l'implementazione analogica della trasformata wavelet continua, ad alta frequenza, in tecnologia CMOS.
Nel primo capitolo sono descritte le tecniche di analisi dei segnali non stazionari, Short Time Fourier Transform (STFT) e Continuous Wavelet Transform (CWT), in particolare.
Nel secondo capitolo sono poste in rassegna le principali implementazioni analogiche della CWT, esistenti in letteratura.
Nel terzo capitolo si mostrano le possibili architetture per la realizzazione circuitale della CWT e anche della STFT, con relativi confronti di prestazioni.
Nel quarto capitolo sono progettati i seguenti blocchi circuitali: moltiplicatore a quattro quadranti, amplificatore operazionale a transconduttanza, oscillatore controllato in tensione, banco di filtri passa banda, banco di filtri passa basso, generatore di tensione di riferimento, filtro passa alto. Il tutto al fine di simulare le architetture studiate nel capitolo precedente.
Nel quinto capitolo si mostrano i risultati delle simulazioni delle architetture CMOS per la CWT, sfruttando il simulatore SPICE ed utilizzando segnali di prova particolarmente significativi.
Nel sesto capitolo, infine, si traggono le conclusioni del lavoro svolto e si anticipano i possibili sviluppi futuri.

Mostra/Nascondi contenuto.
INTRODUZIONE In questa tesi sono presentati studi architetturali e circuitali per l'implementazione analogica di sistemi per l'elaborazione di segnali non stazionari. Nel primo capitolo si descrivono le tecniche di analisi note come STFT e CWT. Nel secondo capitolo sono poste in rassegna le realizzazioni analogiche di circuiti per l'analisi di segnali non stazionari presenti in letteratura. Nel terzo capitolo si passa allo studio approfondito delle possibili architetture per l'implementazione sia della STFT sia della CWT. Nel quarto capitolo si presentano i progetti dei circuiti presenti nelle architetture mostrate nel capitolo precedente, in particolare: moltiplicatore a quattro quadranti, amplificatore a transconduttanza, oscillatore controllato in tensione e circuito per la generazione di tensione di riferimento. I risultati teorici sono validati con simulazioni SPICE. Nel quinto capitolo si progettano banchi di filtri passa basso e passa banda per completare le architetture per l'implementazione della CWT, infine si simulano tali sistemi con segnali d'ingresso campione idonei a testarne le principali caratteristiche. Nel sesto capitolo, infine, si riassumono le conclusioni del lavoro svolto.

Tesi di Laurea

Facoltà: Ingegneria

Autore: Valerio Gambetti Contatta »

Composta da 241 pagine.

 

Questa tesi ha raggiunto 1236 click dal 20/03/2004.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.