Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Implementazione di una libreria Mpi-like per una scheda proprietaria multi-Dsp

"...la teoria della relatività di Einstein stabilisce che nessuno può viaggiare ad una velocità superiore a quella della luce, che può percorrere in 50 picosecondi solamente 1.5 centimetri. In pratica, un calcolatore con questa velocità contenuto in 1,5 centimetri cubi genererebbe talmente tanto calore da farlo fondere”.
“….. la potenza computazionale dei calcolatori sequenziali si avvicina sempre di più al limite fisico fondamentale. Tale limite è rappresentato dalla velocità della luce….”.
Per incrementare le prestazioni di sistema occorre seguire strade alternative rispetto al solo incremento della frequenza di funzionamento, come per esempio, l’utilizzo di sistemi paralleli: più CPU interconnesse che comunicano e collaborano per la risoluzione efficiente e veloce di un singolo problema dalla elevata complessità.

Nella strada tracciata dalle precedenti motivazioni si inserisce opportunamente la risposta che la Nergàl S.r.l. (società di hardware e software con sede a Roma, nata come spin-off dello INFN ) ha fornito, rispetto al progetto PRASSI .
Tale progetto, coordinato dalla ENEA , ha come obiettivo finale la realizzazione di un robot destinato alla sorveglianza di aree industriali ampie ed ostili all’uomo, in cui il sistema possa muoversi liberamente, senza controllo umano.
L’elaborazione della grande mole di dati forniti dal sistema multisensoriale a bordo del robot (sensori ultrasonici, ottici, laser, GPS) che deve portare a decisioni in tempo reale, giustifica l’implementazione da parte di Nergàl S.r.l. della scheda PCI PCPR1 : sistema di tipo MIMD a multi-DSP a memoria distribuita che associa i benefici dovuti all’utilizzo di processori orientati ad applicazioni in tempo reale (DSP) , ai vantaggi delle architetture parallele.
La scheda è composta da quattro Digital Signal Processor connessi fisicamente in una sorta di pipeline percorribile in entrambi i sensi.
Le schede PCPR1 (il progetto prevede di utilizzarne fino a quattro nello stesso host), attraverso uno slot PCI, vengono inserite in un computer il quale le utilizzerà come una sorta di operai specializzati per determinate operazioni; ad esse saranno forniti dei dati da elaborare e successivamente prelevati i risultati.
Ogni scheda è utilizzata come una unità hardware parallela allo host, dedicata ad elaborazioni time-consuming, ed a sua volta, ogni scheda è composta da quattro unità parallele (i DSP), su cui opereranno quattro processi distinti.
L’utente programmatore può parallelizzare il suo algoritmo in quattro processi allocati sui quattro DSP (in questa fase del progetto si utilizza un’unica scheda), ma per farlo necessita di una API che gli permetta di attivare comunicazioni inter-DSP per lo scambio di risultati parziali, finali e segnali di sincronismo.
Se da un lato le architetture parallele aggirano il limite fisico della frequenza di funzionamento ed ottimizzano il rapporto prezzo/prestazioni, d’altra parte introducono un overhead di comunicazione interprocesso che riduce le performance previste teoricamente dalla legge di Amdahl .
Sfortunatamente processi che collaborano, anche se in modo indipendente, alla realizzazione di un comune scopo, hanno la necessità di potersi parlare tra di loro. Lo overhead di comunicazione è quindi un male necessario che può essere soltanto controllato e ridotto, ma non eliminato.

Gli obiettivi che la presente tesi si pone sono:

1. la implementazione di un sistema che fornisca al programmatore della scheda PCPR1 in ambiente C/C++, delle funzioni di base per la comunicazione di generici messaggi tra i processori; MPI (capitolo 2) è lo standard a cui ci si è ispirati per la realizzazione del sistema; è basato fondamentalmente sul concetto di messaggio che costituisce l’unità di informazioni che i processi possono scambiarsi; tutto quello che i DSP possono trasmettersi è contenuto nella struttura messaggio;

2. la realizzazione di un modello teorico di funzionamento del sistema MPI-PCPR , che preveda le performance del sistema di comunicazione al variare della dimensione dei messaggi e del numero di hop (5.3), in modo da rilevare gli effetti dello overhead di comunicazione;

3. le misure sperimentali delle prestazioni del sistema di comunicazione (5.4) in modo da evidenziare, al variare di parametri tunabili, come il sistema reagisce.

Mostra/Nascondi contenuto.
1 INTRODUZIONE “….. la teoria della relatività di Einstein stabilisce che nessuno può viaggiare ad una velocità superiore a quella della luce, che può percorrere in 50 picosecondi solamente 1.5 centimetri. In pratica, un calcolatore con questa velocità contenuto in 1,5 centimetri cubi genererebbe talmente tanto calore da farlo fondere” [2]. “….. la potenza computazionale dei calcolatori sequenziali si avvicina sempre di più al limite fisico fondamentale. Tale limite è rappresentato dalla velocità della luce….” [1]. Per incrementare le prestazioni di sistema occorre seguire strade alternative rispetto al solo incremento della frequenza di funzionamento, come per esempio, l’utilizzo di sistemi paralleli: più CPU interconnesse che comunicano e collaborano per la risoluzione efficiente e veloce di un singolo problema dalla elevata complessità. Nonostante l’esistenza del limite fisico, ciò che sta realmente dietro la tendenza all’implementazione ed all’utilizzo di sistemi paralleli, è l’economia. La tecnologia attuale ha reso inefficace la legge empirica nota come legge di Grosh: ”la potenza di calcolo di una CPU è proporzionale al quadrato del suo prezzo”, quindi pagando il doppio, si potevano ottenere in passato prestazioni quadruple. Con l’attuale tecnologia dei microprocessori, un prezzo doppio permette l’acquisto di una CPU simile, con frequenza solo leggermente più alta [2]. La soluzione più efficace rispetto al costo è quella di raggruppare più processori in un unico sistema, perché il rapporto prezzo prestazioni sarà molto più favorevole in questo caso, che rispetto ad un unico processore con prestazioni equivalenti. Nella strada tracciata dalle precedenti motivazioni si inserisce opportunamente la risposta che la Nergàl S.r.l. (società di hardware e software con sede a Roma, nata come spin-off dello INFN 1 ) ha fornito, rispetto al progetto PRASSI 2 . Tale progetto, coordinato dalla ENEA 3 , ha come obiettivo finale la realizzazione di un robot destinato alla sorveglianza di aree industriali ampie ed ostili all’uomo, in cui il sistema possa muoversi liberamente, senza controllo umano. 1 Istituto Nazionale di Fisica Nucleare; 2 “Sistemi di calcolo ad elevato parallelismo per l’elaborazione in tempo reale di dati multisensoriali per sistemi robotici autonomi adibiti a mansioni di sorveglianza e sicurezza”; 3 Ente per le Nuove tecnologie, l’Energia e l’Ambiente;

Tesi di Laurea

Facoltà: Ingegneria

Autore: Vito Centonze Contatta »

Composta da 196 pagine.

 

Questa tesi ha raggiunto 1491 click dal 20/03/2004.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.