Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Trasferimento dati a 2.4 Gb/s in standard differenziale

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

Prefazione XIII stema digitale ricevente. I dati ricavati dalla prima implementazione sono stati utilizzati per la realizzazione del prototipo finale, per il quale sono sta- te effettuate anche ulteriori ottimizzazioni al codice VHDL mediante la mo- difica di alcuni componenti e l’aggiunta di nuovi. La realizzazione del codice VHDL e le varie implementazioni sulle FPGA sono stati effettuati utilizzando il software Xilinx ISE 5.2.03i; i siste- mi sono stati poi simulati utilizzando ModelSim 5.6e. Per la visualizzazione dei segnali analogici sono stati utilizzati gli oscilloscopi LeCroy WaveMaster 8600A e Tektronix TDS3032B; per la generazione del clock e dei segnali di ingresso, nonché per l’acquisizione dei segnali in uscita dal sistema digitale è stato utilizzato il mainframe modulare Tektronix TLA721, equipaggiato con il Pattern Generator TLA7PG2 e l’analizzatore di stati logici TLA7AA2; infine, il software MATLAB 6.0 è stato utilizzato per interpolare i dati ac- quisiti dall’analizzatore di stati logici ed ottenerne una rappresentazione grafica utile a confrontarli con quelli forniti in ingresso. Il sistema è stato sollecitato con ingressi di vario genere (onde quadre e triangolari, sinusoidi e segnali a dente di sega di varia ampiezza e frequen- za); le relative uscite sono state confrontate direttamente allo scopo di veri- ficare la qualità del trasferimento. Tutte le specifiche richieste sono state ri- spettate; inoltre, è stato possibile effettuare alcune verifiche anche a fre- quenze di clock in ingresso ben superiori ai valori di specifica, ed anche in questo caso il sistema ha risposto in maniera corretta, rivelandosi stabile ed efficiente. La trattazione è articolata in sei capitoli, il primo dei quali funge da in- troduzione; il secondo descrive le schede, gli strumenti e gli standard adope- rati; il terzo capitolo fornisce una panoramica della struttura generale del sistema digitale ricevente. Nel quarto capitolo è descritta la fase del trasferimento relativa al colle- gamento tra due FPGA identiche; infine, il quinto e il sesto capitolo riguar- dano l’implementazione finale del prototipo e tutti i risultati ottenuti.

Anteprima della Tesi di Stefano Infante

Anteprima della tesi: Trasferimento dati a 2.4 Gb/s in standard differenziale, Pagina 2

Tesi di Laurea

Facoltà: Ingegneria

Autore: Stefano Infante Contatta »

Composta da 196 pagine.

 

Questa tesi ha raggiunto 1707 click dal 18/11/2004.

 

Consultata integralmente 3 volte.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.