Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione di microprocessori asincroni per l'elaborazione numerica dei segnali

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

11 Introduzione Il lavoro che si affronta in questa tesi è il progetto, la realizzazione strutturale e la simulazione dell’architettura di un processore asincrono per l’elaborazione numerica dei segnali. Lo studio prende le mosse da un settore di ricerca, sviluppato attraverso due tesi di laurea, nel quale si proponeva un’architettura innovativa per processori sincroni dedicati al trattamento numerico dei segnali. La ricerca ha valutato l’efficienza e la realizzabilità di un’architettura capace di implementare, attraverso l’espansione del set istruzione della famiglia DSP56300 (Motorola), la codifica ridondante dei dati e degli indirizzi nelle unità aritmetiche. Il vantaggio strutturale di una codifica siffatta, insito nella propagazione del dato con il suo riporto, permette di raffinare la grana degli stadi di pipe e quindi di aumentare la frequenza dell’orologio di sistema. Specifiche ereditate Le specifiche ereditate dal progetto sincrono prevedono: - Set istruzioni derivato dal dsp56300 con alcune estensioni e riduzioni. - Caratteri strutturali dell’architettura. - Caratteristiche e funzioni dei componenti interni alle unità di riferimento. Il set istruzioni permette di specificare in parallelo ad una istruzione logico aritmetica anche due accessi alle memorie dati sui rispettivi bus. Quindi ad ogni ciclo istruzione è possibile iniziare un’operazione aritmetica mentre si caricano i sorgenti per la successiva. La struttura dell’architettura implementa il set attraverso la fisica divisione delle due memorie dati da quella programma, dall’introduzione di un’unità in grado di indirizzare contemporaneamente entrambe le memorie dati attraverso l’ausilio di due sotto moduli equivalenti per la generazione dei riferimenti e dalla presenza di una unità aritmetico logica, corredata da un esiguo Register File. Le caratteristiche e le funzioni principali della unità devono rispondere alle esigenze di calcolo per cui sono state costruite. La Data Alu è orientata principalmente all’operazione di moltiplicazione e accumulo del dato in forma ridondante, e permette

Anteprima della Tesi di Raul Ricci

Anteprima della tesi: Progettazione di microprocessori asincroni per l'elaborazione numerica dei segnali, Pagina 1

Tesi di Laurea

Facoltà: Ingegneria

Autore: Raul Ricci Contatta »

Composta da 196 pagine.

 

Questa tesi ha raggiunto 1239 click dal 04/01/2005.

 

Consultata integralmente 2 volte.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.