Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione di microprocessori asincroni per l'elaborazione numerica dei segnali

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

14 Definizione dell’ISA della architettura Ogni istruzione Assembler comunque complessa si può sempre suddividere in una serie di sotto operazioni elementari (atomiche) nelle quali sono evidenti le unità e le rispettive funzionalità coinvolte. Proprio su questo concetto si basa la prima sorta di formalizzazione che prelude lo studio e la progettazione dell’architettura di un dispositivo per l’elaborazione delle informazioni. Formalizzando l’Instruction Set Architecture (ISA) si riesce ad offrire un valido supporto all’interfacciamento delle relazioni simboliche presenti nell’istruzione con le funzionalità dell’Hardware sottostante. Il quale è sede di tutte le elaborazioni aritmetiche, degli accessi in memoria, del trasferimento tra i registri, ossia dell’implementazione del controllo dell’elaborazione e della trasmissione dei dati tra i componenti dell’architettura. L’implementazione dell’ISA, nel livello hardware sottostante, vincola in modo determinante la strutturazione dell’architettura e soprattutto il design delle unità e della sezione dedicata al controllo. Innovazione introdotta dal progetto Il progetto sviluppato in questa tesi supporta tra la definizione dell’ISA e la sua implementazione di un’ulteriore livello di astrazione. La logica divisione delle competenze, rispetto all’esecuzione di una istruzione del set, per le diverse unità dell’architettura ha reso possibile la definizione, per ciascuna, di un µ ISA proprietario. Nel quale sono riportate tette le istruzioni elementari è in grado di essere eseguite. Le unità, opportunamente organizzate come in una classica rete di comunicazione, mettono in atto lo scambio dei dati e le elaborazioni del caso come effetto della programmazione predisposta da un controllore globale. Il quale sovrintende alla traduzione e alla schedulazione delle µ istruzioni e alla gestione dei canali di comunicazione. In questo modo si riesce a separare la definizione dell’ISA di sistema dal design delle unità che devono implementarlo, demandando all’unità di controllo l’onere della traduzione e gestione dell’iterfacciamento tra l’ISA globale e i µ ISA delle unità. La separazione della definizione dell’ISA di sistema dal design delle unità sulle quali si implementa, in altre parole svincola il controllo globale della macchina dal sistema di temporizzazione utilizzato per sincronizzare gli eventi. Si è in grado, quindi, di gestire

Anteprima della Tesi di Raul Ricci

Anteprima della tesi: Progettazione di microprocessori asincroni per l'elaborazione numerica dei segnali, Pagina 4

Tesi di Laurea

Facoltà: Ingegneria

Autore: Raul Ricci Contatta »

Composta da 196 pagine.

 

Questa tesi ha raggiunto 1239 click dal 04/01/2005.

 

Consultata integralmente 2 volte.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.