Questo sito utilizza cookie di terze parti per inviarti pubblicità in linea con le tue preferenze. Se vuoi saperne di più clicca QUI 
Chiudendo questo banner, scorrendo questa pagina, cliccando su un link o proseguendo la navigazione in altra maniera, acconsenti all'uso dei cookie. OK

Progettazione VLSI di un coprocessore matematico per sistemi embedded

L'anteprima di questa tesi è scaricabile in PDF gratuitamente.
Per scaricare il file PDF è necessario essere iscritto a Tesionline.
L'iscrizione non comporta alcun costo. Mostra/Nascondi contenuto.

Capitolo 1 : Il Microprocessore LEON pag. 10 1.5.a L’Integer Unit La Integer Unit dell LEON implementa lo standard SPARC V8 incluse le istruzioni di moltiplicazione e divisione. La configurazione scelta è caratterizzata da : • 5 stadi di pipeline per le istruzioni. • Interfacce separate per data cache e instruction cache. • 32 register windows (NWINDOWS). • Moltiplicatore 16x16. • MAC (moltiplicatore con accumulatore) 16x16 bit con accumulatore a 40 bit. I 5 stadi della pipeline sono : 1. FE (instruction fetch) : se l’instruction cache è abilitata viene prelevata l’istruzione dalla cache, altrimenti la fase di fetch è rimandata al controllore di memoria. L’istruzione è valida alla fine di questa fase e viene registrata all’interno della IU. 2. DE (instruction decode) : viene decodificata l’istruzione e vengono letti gli operandi. L’indirizzo del target per le istruzioni CALL e Branch viene calcolato in questa fase. 3. EX (execute) : sono eseguite operazioni aritmetiche, logiche e di shift. Viene generato l’indirizzo per le operazioni di memoria (load e store) e per le istruzioni JMPL e RETT. 4. ME (memory) : viene effettuato l’accesso alla data cache. Per le letture nella cache il dato deve essere valido alla fine di questo stadio e per le scritture in memoria il dato è scritto nella data cache in questo stadio. 5. WR (write) : il risultato delle operazioni aritmetiche, logiche, di shift e i dati letti nella cache vengono scritti nei registri destinatari.

Anteprima della Tesi di Giorgio Filippi

Anteprima della tesi: Progettazione VLSI di un coprocessore matematico per sistemi embedded, Pagina 14

Tesi di Laurea

Facoltà: Ingegneria

Autore: Giorgio Filippi Contatta »

Composta da 218 pagine.

 

Questa tesi ha raggiunto 1337 click dal 11/10/2004.

 

Consultata integralmente una volta.

Disponibile in PDF, la consultazione è esclusivamente in formato digitale.