Introduzione
II
• Continuità della tensione, ovvero mancanza di disservizio totale o
parziale;
• Qualità della tensione, in termini di frequenza, valore efficace e
forma d'onda.
La Voltage Continuity è un aspetto molto importante in sede di prestazioni
richieste dagli utenti alla rete di alimentazione elettrica e deve essere
garantita entro certi limiti dall’ente distributore.
Per quanto riguarda la Voltage Quality si intende la vicinanza della forma
d'onda reale a quella ideale. In pratica tale caratteristica della tensione
riguarda la presenza dei disturbi, eventi che modificano il regime ideale
preesistente in rete. Si valutano frequenza, ampiezza dell'onda
fondamentale (valore efficace), contenuto armonico (forma d'onda),
correlazione di fase tra le varie tensioni del sistema polifase.
Ogni impianto di generazione distribuita deve attenersi a degli standard
riguardo alla tensione e quindi il compito più importante in questi sistemi è
svolto dai convertitori di potenza che devono generare grandezze elettriche
rispettando proprio questi standard.
La gestione della generazione di “forme d’onda di tensione di
qualità” è effettuato da un sistema di controllo che tende a pilotare il
convertitore statico di potenza presente tra l’impianto e la rete di
distribuzione, in modo da assicurare il sincronismo tra le grandezze
elettriche.
La tesi è strutturata in 3 capitoli.
Nel primo si illustrano approfonditamente le caratteristiche dei PLL,
analizzando gli schemi circuitali, illustrando le caratteristiche nel dominio
Introduzione
III
della frequenza e confrontando le grandezze elettriche in ingresso e in
uscita.
Nel secondo capitolo gli schemi di controllo verranno testati in condizioni
particolari, ovvero sottoposti a dei segnali di riferimento con caratteristiche
che compromettono la qualità della potenza di rete affinché si possa
qualitativamente tradurre il loro comportamento.
Il terzo capitolo riguarda la parte digitale del lavoro di tesi, ovvero la
trasformazione dei blocchi Simulink nel dominio tempo-discreto, e la
trasformazione in fixed-point, affinché una volta compilati, i software
verranno caricati in memoria al microcontrollore. Inoltre illustreremo i
segnali elettrici reali, attraverso diagrammi temporali trattati dal Code
Composer Studio, che rappresentano i nostri segnali di controllo per i driver
di pilotaggio dei convertitori elettronici di potenza.
Capitolo 1 - Sistemi PLL
1
Capitolo 1
Sistemi PLL
1.1. Introduzione
I sistemi di Distribuzione e Generazione di energia elettrica (DPGS)
da fonti rinnovabili come il fotovoltaico, l’eolico, il termico, sono in
continuo aumento e grazie ad essi si vorrebbe tenere testa a problemi
ambientali, diminuendo la dipendenza del globo dagli oli fossili.
Questi sistemi attraverso un'unità di conversione di potenza riescono
a fornire energia o a carichi locali (stand-alone), o alla rete di distribuzione
(sistemi grid-connected).
Lo standard che governa le connessioni alla rete dei DPGS è
diventato esigente ed impegnativo, a causa dell’incremento del numero di
sistemi di generazione di energia alternative connessi alla rete.
Un fondamentale ruolo nella filiera della produzione di energia
elettrica da fonti rinnovabili, è svolto dai convertitori (Power Conversion
Unit), che rappresentano l’interfaccia tra l’impianto di generazione di
energia e la rete di distribuzione. Essi sono sistemi di condizionamento di
potenza, come inverter PWM o UPS, e dalle loro prestazioni dipende la
qualità dell’energia immessa in rete.
Capitolo 1 - Sistemi PLL
2
Fig.1.1.1 Schema a blocchi di un sistema DGPS
Un importante parte di questi sistemi è rappresentato dal loro controllo, che
possiamo dividere in 2 gruppi:
• Input Side Controller che gestisce la potenza in ingresso e le sue
relative protezioni;
• Grid Side Power Processor che gestisce la potenza attiva e reattiva
in uscita, la sua qualità, tensione e corrente, e la sincronizzazione
con la rete.
Parte del controllo d’uscita comprende un Grid Synchronizzation
Unit, il quale ha il ruolo di stimare informazioni del fasore della tensione di
rete, affinché tutto il sistema possa generare un segnale sincrono e in fase
con lo stesso. [4] [5]
Il compito di inseguire il fasore della tensione di rete è inevitabile per questi
sistemi, affinché l’energia da essi prodotta possa essere immessa in rete ed
utilizzata al meglio, rispettando gli standard di qualità.
Capitolo 1 - Sistemi PLL
3
Nel 1968 Ainsworth per primo utilizzò un VCO (Voltage
Controllated Oscillator) all’interno di un loop di controllo di un sistema di
trasmissione HVDC (High Voltage Direct Current) per risolvere problemi
di instabilità. [6]
Sono molteplici le tecniche sviluppate per rivelare l’angolo di fase
dei segnali, essendo questa una specifica richiesta in vari sistemi, come
nelle telecomunicazioni e nell’elettronica digitale. Ma ciò può risultare
difficile per il sistema di controllo quando le grandezze elettriche in gioco
sono di ordini di grandezza dei MV per le tensioni e di KA per le correnti, e
quindi nell’ambito dell’elettronica di potenza, ed a maggior ragione quando
lavora in condizioni sbilanciate e distorte, ovvero quando il segnale in
ingresso è inquinato con armoniche di frequenza diversa dalla fondamentale
oppure se è variabile in frequenza, o per qualsiasi altro tipo di inquinamento
elettrico che è presente sulla rete di distribuzione.
In generale un buon sistema di sincronizzazione deve essere:
1. abile a rilevare la fase del segnale da agganciare;
2. affidabile nell’inseguire le variazioni di fase e frequenza;
3. fortemente reiettabile da disturbi.
Queste specifiche possono essere soddisfatte attraverso 2 differenti
metodologie di rilevazione di fase:
• Zero Crossing Detection (ZCD);
• Phase Loocked Loop (PLL).
Capitolo 1 - Sistemi PLL
4
Il metodo dello Zero Crossing Detection consiste nel rilevare il punto
di attraversamento dello zero della tensione di rete a 50 Hz, ma ciò risulta
poco efficiente in termini di risposta perché in caso di disturbo il sistema
riesce a rilevare le variazioni del riferimento solo ogni mezzo ciclo della
forma d’onda di tensione. [7]
Se invece realizziamo un controllo adattativo delle grandezze elettriche, e ci
assicuriamo che in ogni istante non ci sia differenza tra la fase del segnale
in ingresso e la fase del segnale in uscita, allora abbiamo realizzato un
sistema di controllo chiamato PLL (Phase Loocked Loop).
1.2. Sistemi PLL
I sistemi PLL nell’ambito dell’elettronica di potenza hanno
l’obiettivo di agganciare la componente fondamentale della tensione di rete
e di inseguirla anche in presenza di disturbi.
Il segnale di uscita, sincrono ed in fase con quello di ingresso, sarà il
riferimento per i moduli di generazione dei segnali PWM che pilotano i
convertitori statici di potenza posti tra l’impianto di generazione di energia
elettrica e la rete.
Il PLL basa il suo principio di funzionamento (strategia di aggancio),
sulla misura della differenza di fase tra il segnale di ingresso e quello
d’uscita, che andrà a zero grazie al loop di controllo. Il segnale di uscita è
generato da un VCO il cui segnale di controllo viene fornito da un filtro ad
anello (LF). [8]
Capitolo 1 - Sistemi PLL
5
Fig.1.2.1 Schema a blocchi di un sistema PLL
Essendo il segnale di tensione della rete in ingresso al sistema del tipo:
( )sin ω
in in inv A t= +ϕ (1.1)
e quello in uscita dal VCO
( )cos ωVCO c outv t= +ϕ (1.2)
otteniamo che il loro prodotto, ovvero il segnale in uscita dal moltiplicatore
è pari a
( ) ( )
( )( ) ( )( )
sin ω cos ω
sin sin ;
2
d d in in c out
d
in c in out in c in out
v Ak t t
Ak
t t
= +ϕ +ϕ =
= ω +ω +ϕ +ϕ + ω −ω +ϕ −ϕ
(1.3)
Nel funzionamento a regime, ovvero quando i due segnali sono
praticamente prossimi tra loro, sicuramente avremo:
inωc = ω
in outϕ ≈ ϕ
e quindi un valore medio di dv pari a
( )
2
d
d in out
Ak
v ≈ ϕ −ϕ (1.4)
cos
p ik k+ ∫
∫ o
k
dk
ω
c
ω
dv( )sin in inA tω + ϕ
outϕ
Capitolo 1 - Sistemi PLL
6
Allora lo schema a blocchi può essere modificato ed espresso in funzione
della differenza della fase dei segnali, ovvero:
Fig.1.2.2 Schema a blocchi modificato di un sistema PLL
Abbiamo così ottenuto un semplice loop di controllo in retroazione unitaria
che è equivalente a quello in fig.1.2.1 ma che può essere studiato e
analizzato con la teoria classica dei controlli automatici.
Infatti, supponendo che
1 1o mk k= =
La funzione di trasferimento del sistema risulta essere
p
p
out i
p2in
p
i
k1 k s+A PI(s)
(s) TsPLL(s)= =
1 k(s) 1+ A PI(s) s +k s+
s T
⋅
⋅ ⋅θ
=
θ
(1.5)
che può essere scritta
2
2 2
( ) 2
( )
( ) 2
out n n
in n n
s sH s
s s s
ϕ
ϕ ζω +ω
= =
ϕ + ζω +ω
(1.6)
generica funzione di trasferimento del secondo ordine con uno zero reale,
con pulsazione naturale e fattore di smorzamento rispettivamente pari a
;
2
p ip
n
i
k Tk
T
ω = ξ =
1
1p
i
k
T s
+
dvεinϕ outϕ
okmk
1
s
Capitolo 1 - Sistemi PLL
7
Questa soluzione ci permette di poter regolare i parametri del PI in funzione
delle specifiche richieste, ovvero in termini di tempo di assestamento,
tempo di salita, massima sovraelongazione percentuale ecc...
1.8
r
n
t =
ω
4.6
s
n
t =
ξω
Come visto prima, nel funzionamento a regime i segnali risultano
sovrapposti e abbiamo considerato che
inωc = ω
in outϕ ≈ ϕ
Volendo essere più precisi, e considerando quindi che a regime sia corretto
scrivere solo che
inωc = ω
La relazione 1.3 diventa:
( ) ( )sin 2 sin
2
d
d in in out in out
Ak
v t≈ ω +ϕ +ϕ + ϕ −ϕ (1.7)
Come si può notare, nell’espressione della dv e quindi dell’errore, esiste un
termine di seconda armonica che rende i tempi di transitorio maggiori
rispetto ad una situazione nella quale fossero presenti solo valori non
oscillanti.
Capitolo 1 - Sistemi PLL
8
Allora, per eliminare le oscillazioni di seconda armonica, ed ottenere
( )sin
2
d
d in out
Ak
v = ϕ −ϕ (1.8)
possiamo considerare la seguente relazione trigonometrica:
( )sin - sin cos cos sin
in out in out in outϕ ϕ = ϕ ϕ − ϕ ϕ (1.9)
Infatti, grazie all’estrazione della componente in quadratura del segnale di
riferimento ( cos
inϕ ), otteniamo uno schema circuitale leggermente più
complesso, ma molto più efficiente.
in outtω +ϕ
ω
cω
( )sin
in inA tω +ϕ
( )cos
in inA tω +ϕ
( )sin
in outA ϕ −ϕ
p ik k+ ∫ ∫
cos
sin
Fig.1.2.3 Schema a blocchi di un sistema PLL con l’estrazione
della componente in quadratura
Ma esistono anche altre tecniche per l’estrazione della componente
in quadratura del segnale di riferimento, le quali assicurano che a monte del
controllore sia sempre presente il segnale
( )sin
2
d
d in out
Ak
v = ϕ −ϕ
Per quanto detto, si capisce allora che ogni sistema di controllo di
questo tipo, differisce dall’altro non da come genera i segnali di uscita
attraverso il VCO, ma da come riesca a trarre il maggior numero di
informazioni dal segnale in ingresso.
Capitolo 1 - Sistemi PLL
9
In altre parole, la parte integrativa terminale al loop di controllo è simile per
tutti i sistemi che tratteremo; allora ciò che rende un circuito migliore
dell’altro è l’efficienza della tecnica usata da ognuno di essi per generare i
segnali in quadratura e per avere subito stime dell’ampiezza, della
frequenza e della fase.
Nell’ambito del nostro lavoro di tesi, ci soffermeremo ad analizzare:
1. SRF-PLL (Synchronous Reference Frame-PLL);
2. ANF-PLL (Adaptive Notch Filter-PLL);
3. EPLL (Enhanced-PLL);
4. QPLL (Quadrature-PLL);
5. SOGI-PLL (Second Order Generalized Integrator-PLL).
Questi sistemi di controllo effettuano l’estrazione della componente
in quadratura in modi diversi.
La tecnica più semplice è quella di utilizzare uno strumento che trasli nel
tempo di pi/2 il segnale in ingresso facendo diventare un segnale sinusoidale
in uno cosinusoidale, come succede nel SRF-PLL.
Un’altra tecnica è quella di usare un particolare tipo di sistema chiamato
SOGI (Second order generalized integrator, fig1.2.4), il quale grazie ad una
doppia integrazione del segnale di ingresso, riesce sia a filtrarlo, sia a
generare la componente in quadratura ad esso.
Capitolo 1 - Sistemi PLL
10
Fig.1.2.4 Struttura del SOGI
Inoltre è importante precisare che nella nostra analisi, ci stiamo
riferendo a grandezze espresse in P.U., quindi a grandezze normalizzate
rispetto ad una base di riferimento, che a seconda delle applicazioni sarà la
tensione nominale della rete alla quale ci stiamo connettendo; i segnali in
ingresso agli schemi di controllo che tratteremo sono di ampiezza unitaria, e
il progetto dei controllori è stato fatto con riferimento a questi segnali.
∫
d
q
∫
ω′
ω′
f
Capitolo 1 - Sistemi PLL
11
1.2.1 Modello del SRF-PLL
Lo schema circuitale vero e proprio è mostrato in figura:
Fig.1.2.1.1. Schema circuitale Simulink del SRF-PLL
Capitolo 1 - Sistemi PLL
12
Guardando lo schema in figura 1.2.1.1, è evidente che dato un segnale in
ingresso del tipo
( )sin ω
in in inv t= +ϕ
grazie ai blocchi di Simulink “Transport delay” e al guadagno negativo
unitario, viene generata la componente in quadratura dello stesso.
Allora l’errore entrante nel controllore PI
( ) ( ) ( ) ( )sin ω cos ω cos ω sin ω
in in c out in in c outerr t t t t= +ϕ +ϕ − +ϕ +ϕ (1.10)
chiamo
ω
ω
grid
in in
PLL out out
t
t
θ = + ϕ
θ = +ϕ
(1.11)
e diventa
( ) ( ) ( ) ( ) ( )sin cos cos sin singrid PLL grid PLL grid PLLerr −= θ θ − θ θ = θ θ ; (1.12)
Essendo l’errore nella stessa forma dello schema di figura 1.2.2, la funzione
di trasferimento sarà:
p
p
out i
p2in
p
i
k1 k s+PI(s)
(s) TsPLL(s)= =
1 k(s) 1+ PI(s) s + k s+
s T
⋅θ
=
θ
2
2 2
2
2
n n
n n
s
s s
ζω +ω
=
+ ζω +ω
(1.13)
con
2
; 0.707;
2 2
p ip
n
i
k Tk
T
ω = ξ = = = (1.14)
Volendo progettare il sistema in funzione del tempo di assestamento al 2%
pari a 0,0207 s le relazioni che intercorrono sono: [8]
29.2
444, 4; 0,0045s;
2.3
s
p i
s
t
k T
t
ξ
= = = = (1.15)
Ricevi informazioni sui nostri servizi, sulle offerte e non perdere news e consigli su università e lavoro.